一、星载计算机存储器的滞后检错纠错方法（论文文献综述）
韩涛[1]（2021）在《基于SRAM型FPGA的抗辐照加固技术研究》文中研究表明FPGA（Field Programmable Gate Array）由于具有灵活的可配置性,被广泛应用于科研及商业领域。其中SRAM型FPGA因其资源丰富、性能强和可重配置等优点,受到航天领域的青睐。但不同于地面环境,空间环境中存在众多辐射效应,包括总剂量效应（Total Ionizing Dose,TID）和单粒子效应（Single Event Effect,SEE）。而SRAM型FPGA因其结构特点对单粒子翻转（Single Event Upset,SEU）效应非常敏感,这极大地限制了其在航空航天领域的应用。SRAM型FPGA的抗辐照技术成为了一个研究热点。三模冗余（Triple Modular Redundancy,TMR）和配置存储器刷新是FPGA抗辐照加固的有效手段,但都有各自的缺点:三模冗余无法修复错误,且当用户电路很大时,会消耗大量资源;配置刷新方法的刷新电路本身对辐射敏感。对此,本文提出了一种实时冗余刷新（Real-time Redundant Scrubbing,RRS）系统,该系统将三模冗余和刷新电路相结合,在传统刷新电路的基础上,对刷新电路本身作三模冗余处理。首先,设计了一个基于SRAM型FPGA的配置存储器刷新系统。该系统通过ICAP（Internal Configuration Access Port）接口按帧回读配置数据,然后利用FRAME＿ECC电路进行ECC校验,若发现1位错误则根据校验信息进行修改,再将修改后的配置数据写回原位置,实现对配置存储器的纠错。其次,对刷新电路进行了三模冗余加固。对传统的三模冗余结构进行了改进,加入了错误指示器。每当有任一冗余块的输出与其他两个不同时,错误指示器就会发出警报,使系统立即对刷新电路进行刷新,从而防止错误累积,并实现了对刷新电路的实时刷新。再次,对刷新电路进行了分布式布局。EDA工具在自动布局布线时会倾向于把相关变量布局在相近位置,此时一个SEU可能会影响多个冗余块,从而使三模冗余结构失效。因此,本文对刷新电路进行了分布式布局,将三模冗余的三个冗余块分离开来。这样,一个SEU就很难同时使两个冗余逻辑发生错误,进一步提高了系统的抗辐照能力。此外,还设计了一个故障注入系统。故障注入系统与刷新系统相似,首先通过ICAP接口回读某一帧配置数据,然后翻转其中的1位,再写回原位置,以模拟发生SEU的情况。通过故障注入系统可方便灵活地对本文提出的RRS系统进行测试验证。最后,经故障注入测试,本文提出的RRS系统可实现对SRAM型FPGA配置存储器的2位检错和1位纠错,尽管面积是传统配置存储器刷新系统的3倍左右,但资源占用总量很小,与此同时抗辐照能力得到了显着提高。
陈涤昕[2]（2021）在《基于操作系统的微小卫星综合电子系统容错技术研究》文中研究指明随着卫星任务趋于多样化、复杂化,星载综合电子系统开始向多任务调度、高速计算、大数据高速传输与大容量存储等方向发展。传统的航天级处理器已经难以满足当前需求,采用工业级元器件搭载操作系统成为发展的必然趋势。但是工业级元器件不具备抗辐射能力,在复杂的太空环境中易受高能辐射粒子影响发生故障,因此采用容错技术提升基于工业级元器件星载综合电子系统的可靠性成为当前研究的热门方向之一。本文结合国外内微小卫星综合电子系统容错技术发展趋势,针对ZHX卫星项目需求从系统容错架构设计、基于操作系统的星载可靠性加载设计以及系统级冗余备份管理方案三方面开展了星载综合电子系统容错技术研究。本文主要贡献如下:一、针对ZHX项目支持操作系统、在轨智能计算、在轨可更换升级等功能需求,设计了综合电子系统双机异构备份冗余架构,通过高低速数据总线分离提升数据传输有效性,并针对重要数据进行点对点通信备份,提升了整系统的数据传输容错能力。二、针对基于操作系统的星载可靠性加载需求,提出了三种基于三模冗余可靠性的加载方式,从加载效率、资源消耗、可移植性以及可靠性等方面对加载过程进行分析与研究,并完成了基于操作系统的星载可靠性加载模块设计与FPGA代码实现。三、针对双机异构备份冗余架构下多处理器竞争式机制,提出了父级仲裁式与同级自主式两种冗余管理方式,解决了温备份下管理权冲突问题,实现平稳可靠交接,并进一步设计实现了主从机切换流程与主从系统间系统信息同步机制,提升了双机异构备份冗余架构设计下的系统可靠性。综上所述,本文所设计的综合电子系统架构采用搭载操作系统的ARM处理器与智能计算单元的硬件架构,并采用可靠性加载设计与冗余管理方案加固,因此具有高性能、高可靠性等优点,满足ZHX卫星综合电子系统设计需求。所提出的系统架构、星载可靠性加载方式及系统级冗余备份管理方案的设计思路具有通用性,功能模块具备可移植性,可以在其他卫星系统中得到应用。
旷嵩[3]（2021）在《新型非易失性存储器检错纠错电路设计》文中研究说明随着现代社会进入大数据和物联网时代,计算机和服务器处理的数据量呈现快速增长的趋势,在设备中广泛应用的半导体存储器也面临着多元化的发展新机遇。新型非易失性存储器（常见的有磁性存储器MRAM、铁电存储器、相变存储器）由于其非易失性的特点,对它们的开发研究和应用有望成为将来存储器行业的主导方向。当新型存储器被应用到计算机或服务器中时,由于器件本身可靠性因素,或者是受外界辐射影响等原因,可能会发生不稳定的存储位错误的问题。而检错纠错电路恰好就是应用于这种场景的存储器组件,它作为一种纠错逻辑被集成到存储器控制器的内部中,能够有效对发生的软错误现象进行纠正,从而提升存储器的可靠性,并进一步减少计算机和服务器出错的概率。因此,研究适用于新型非易失性存储器的检错纠错电路有着重大的实际意义和工程作用。本文以教研室的项目《LPDDR MRAM控制器的设计》为载体,研究适用于磁性存储器MRAM器件的检错纠错电路和纠错码原理,主要包括以下内容:1、对目前研究比较热门的几类新型非易失性存储器做了简单的介绍,包括磁性存储器MRAM、铁电存储器FRAM和相变存储器PRAM,主要介绍了它们的历史发展过程、器件结构模型、存储工作原理、优良特性和商业化应用前景。2、分析了存储器对检错纠错电路的需求,对基于三种纠错码的检错纠错电路展开了研究,包括分析这几种纠错码的检错纠错原理,设计了基于汉明码和BCH码的编码器和解码器电路,并且对其展开功能仿真和验证工作。还设计了基于汉明码的纠一检二的参数化模板,包括了其中编码器参数化模板和解码器参数化模板,使得只需要调整其中的几个参数便可以快速生成具有SEC-DED功能的汉明码检错纠错电路。3、研究了MRAM控制器的关键技术,包括控制器的总体架构、各种操作的时序图,之后规划和设计了整体架构,再对控制器包含的几个子功能模块进行设计,比如命令处理模块、数据处理模块,并且对各子模块和整个控制器进行了功能验证。此外,还根据本文介绍的汉明码纠错码,在MRAM控制器中实现了具有检错纠错电路的功能模块,并且对其进行了功能验证,从而增强了MRAM存储器的数据可靠性。
马尤[4]（2019）在《PowerPC处理器的加固设计与验证》文中研究说明众所周知,航天飞行器的工作环境中存在着大量的辐射粒子。芯片作为航天计算机的核心,在高空辐射环境中,高能粒子所产生的辐射效应会导致占据芯片大部分面积的存储器发生单粒子翻转效应SEU,造成片上存储单元的错误翻转,从而影响系统的正常运行。XDSP处理器是一款应用于航天领域的多核SoC,其处理器核之一PowerPC460核本身不具有加固能力。因此本文主要针对XDSP处理器的PowerPC460处理器核原有存储机制以及纠检错加固算法展开研究,以实现对PowerPC460处理器核的错误的检测与纠正EDAC加固设计,保证了XDSP在太空辐射环境中的安全性与可靠性。本文的主要工作包括以下几个方面:1、研究了XDSP处理器的基本结构,并对PowerPC460片上存储器原有结构进行分析,并分析了加固需求,设计出了具体的加固方案。2、设计完成了BCH DEC-TED编码和解码算法的RTL级代码,包括校验矩阵的获得、校验位以及校正子的生成等,最终实现若信息数据出现一位错或者两位错能够纠正,出现三位错能够检测出来,并能够计算出出错位置。并通过脚本语言python设计了基于BCH码的纠二检三参数化模板,包括纠二检三的编码参数化模板的设计和译码参数化模板的设计,完成了根据需求参数便可快速生成对应BCH纠二检三编解码RTL代码的模板。3、针对PowerPC460的加固,设计了一系列EDAC加固控制寄存器,并通过使用这些加固控制寄存器,为PowerPC460的存储体设计了EDAC的后台刷新机制、两种不同的纠检错机制、后台缓冲机制等。通过这些加固机制的设计,最终实现了对PowerPC460两种不同纠错能力的EDAC加固设计。4、对前期基础Hsiao码的SEC-DED的编解码算法、以及本文中设计的BCH码DEC-TED编解码算法模块分别进行了验证,以及对EDAC加固设计的功能点进行验证,然后进行了PowerPC460的单核级、系统级以及FPGA验证。最后对两种不同纠检错能力的加固设计进行评估,根据评估结果为XDSP处理器的加固设计选择了合适的加固方案。
方嘉言[5]（2019）在《基于数据相关性的存储器容错方法研究》文中认为随着信息技术的飞速发展,数据存储的重要性日益凸显。由于集成电路工艺技术的不断进步,存储器中存储单元尺寸越来越小,存储单元的密度越来越高,其中所存储的数据更加容易受到空间粒子、噪声干扰等影响而产生错误,这很可能会对生产生活造成严重的影响。现在主要有两类存储器容错保护方法,一类是硬件容错技术,另一类是软件容错技术。硬件容错技术中涉及到电路工艺及制造的部分,有成本高、消耗硬件资源多、可移植性差等缺点。相比于硬件容错技术,软件容错技术消耗资源小、对硬件无特殊要求、可移植性强的优势就能很好的体现出来。因此,对存储器进行基于软件容错技术的保护研究是非常重要的。本文首先从软件容错技术的角度出发,基于数据之间的相关性提出了一种面向存储器中多位错误定位和纠错的新方法。其次,本文对该容错保护方法进行了较为详细的理论分析,并根据该容错方法自身的特性,对其进行了基本错误类型的划分;还对该容错保护方法的错误检测定位和错误纠正方法分别进行了详细说明,针对发生较多错误的情况,提出了本文容错方法结合循环迭代的纠错方式,实现对较多错误的纠正;接着采用C语言完成对本文容错算法的实现与调试工作,并对该算法进行了复杂度分析。然后,基于DW8051核和DE2-115型FPGA实验板,通过增加标志信号输出模块、SRAM接口模块和串口上传模块这三部分,完成了对容错系统硬件平台的搭建。其中,标志信号输出模块用于硬件平台和注错设备通信,SRAM接口模块用于存储器和硬件平台的连接,串口上传模块用于将检测的错误信息上传。最后,对基于本文容错方法的容错系统分别进行随机注错实验和重离子注错实验,顺利完成对该方法基于FPGA的板级验证,对实验结果进行了总结分析;并对本文容错方法在纠错能力和复杂度方面,与现有主流纠错码进行了性能对比分析。本文基于数据相关性的存储器容错方法,能够对发生的多位错误进行快速准确的定位和纠正,具有较低的算法复杂度,其对硬件资源的消耗会随着数据量的增加反而减小,并且能够在存储器发生严重错误的情况下,依然实现对这些错误的定位和纠正。随机注错实验和重离子注错实验结果表明,在发生的错误属于基本错误类型的情况下,本文容错方法能够实现对任意位翻转错误的正确纠正,并且与BCH码和RS码相比,在处理同等数据量的情况下,本文容错方法将执行时间降低了一个数量级,充分证明该方法具有一定的实际应用价值。
安天乐[6]（2018）在《高效片上存储纠错技术研究与实现》文中研究表明随着空天应用需求的快速发展,空间信息处理对抗辐照星载集成电路芯片的性能提出了更高要求。而半导体工艺的不断发展,特征尺寸不断缩小,使得集成电路的性能、集成度成倍增长的同时,片上存储单元出现单位翻转、多位翻转事件的概率大大增加,这已成为目前高性能微处理器以及片上系统SoC（System on Chip,SoC）的主要软错误来源[1]。片上存储器占据了芯片的绝大部分面积,其性能与可靠性对设计高性能微处理器具有重要意义。本文主要针对片上存储器的EDAC（Error Detection And Correction,EDAC）纠错码技术及其硬件实现展开研究,以快速高效实现片上多种存储器的EDAC加固设计,对提高抗辐照高性能微处理器的设计效率具有重要的理论与工程应用价值。本文的主要工作和创新点体现在以下几个方面:1、对目前单位纠错、两位检错码（Single error correction-Double error detection,SEC-DED）校验矩阵的构建进行了算法优化,降低了相邻两位错的概率,同时设计实现了该纠错码参数可配置的硬件电路模块。2、对基于SEC-DED设计的某片上存储体加固进行了功能完善和性能优化,使该存储体支持小粒度写,支持分栈读取数据,并优化了后台缓冲以及忙控制信号设计,降低了硬件开销。3、基于单位纠错、两位检错、相邻两位纠错码（Single error correction-double error detection-double adjacent error correction,SEC-DED-DAEC）提出了改进的剪枝搜索校验矩阵生成算法,采用剪枝和伪贪婪的核心思想完全消除相邻两位错。并利用C语言在Matlab上生成了信息位宽8～512位且无误码率的所有SEC-DED-DAEC校验矩阵。4、利用Python语言将SEC-DED-DAEC码的硬件电路设计集成为参数可配置的模块,能自动生成所需类型存储器部件加固的RTL设计代码以及测试模块,使得不同位宽的片上存储器部件都能够实现SEC-DED-DAEC的加固纠错。5、最后针对片上存储器部件的端口类型、数据宽度、深度、是否刷新等众多参数,利用Python Tkinter对基于上述EDAC算法实现的参数化模块进行了集成,实现了具有友好人机交互图形界面的EDAC生成平台,能快速生成设计者所需片上存储器的RTL级EDAC设计代码和验证平台,大大提高了片上存储器加固设计和验证的效率。最后将上述EDAC生成平台应用于某微处理器芯片VX-DSP片上存储器的EDAC加固设计,结果表明,EDAC生成平台满足片上存储EDAC的设计需要。
张志洲,李东阳[7]（2018）在《星载机检错纠错模拟系统设计与实现》文中研究说明设计了基于汉明码的EDAC存储器检错纠错模拟系统和带有MCU、RS-232接口和扩展RAM的模拟星载机,并采用Altium Designer软件制成PCB板实现。上位机通过串口向星载机发送数据,星载机进行EDAC编码后,写入存储器。硬件故障注入单元随机注入1位错误。星载计算机读取存储器数据时进行EDAC处理,将错误数据和纠错数据发送回PC机记录。该系统模拟了星载机RAM存储器因单粒子效应引起的单位翻转故障,并运用EDAC技术进行消除。
丁鹏[8]（2018）在《基于TMR-CUDA容错架构的星载GPU抗SEU技术研究》文中研究表明星载计算机作为星载系统最核心的部分,负责着星务管理、在轨信息处理、卫星控制等重要工作。随着空间探索任务的深入,需要提高星载系统的在轨处理能力,星载处理器也将朝着高性能、低功耗的方向发展。由于传统抗辐射芯片制造工艺复杂,性能低,功耗以及成本都很高,难以满足构建高性能、低功耗的星载计算机的要求。而商用GPU（Grapfics Processing Unit,图形处理器）具有强大的数据处理能力和较低的功耗要求,同时价格成本也较低,本文将商用GPU应用在星载系统上,可以为航天领域提供一条构建高性能、低功耗、低成本的星载计算机应用思路。然而在太空的辐射环境中星载计算机会受到大量的辐射效应影响,其中SEU（Single-Event Upsets,单粒子翻转）的影响最为严重,因此在星载系统上应用GPU最重要的是解决其可靠性问题。本文以星载GPU抗SEU技术为研究课题,在充分研究SEU产生机制与现有的容错方法的前提下,分析了SEU效应对GPU系统不同层次的影响。通过软件容错的方法来解决由SEU所引起的硬件瞬时故障,对GPU内部硬件结构、通信机制以及CUDA（Compute Unified Device Architecture,统一计算设备架构）软件计算平台的线程组织形式、指令调度方式的研究,结合GPGPU（General Purpose GPU,通用计算图形处理器）的体系结构特点与TMR（Triple Modular Redundancy,三模冗余）结构提出基于TMR-CUDA的容错架构,根据CUDA不同的线程组织方式,对容软错误方案进行多级优化工作。针对基准程序的实验分析,实现基于计算资源的容错方案开销降低为60%左右,利用线程束冗余容错的性能开销降低为26%左右。最后根据本文设计的方案建立软件的可靠性模型以及通过故障注入实验来评估容错方案的可靠性。本课题旨在分析GPU在星载系统上的应用前景,为提升星载系统的在轨计算能力提供新思路,本文通过对星载GPU容错方案的研究,来提高星载系统的可靠性,并且通过故障注入实验对容错方案进行验证。充分发挥GPU高性能、低功耗、低成本的优势,为GPU在星载系统上应用的进一步研究提供了基础,本文对于星载GPU抗SEU技术研究具有重要的理论与实践意义。
赵春雨[9]（2017）在《星载计算机SRAM加固可靠性的研究与设计》文中指出星载计算机是确保微小卫星正常运行的重要部分之一,它对卫星的指令控制、任务调度以及关键信息的分析等起着非常重要的作用。因为星载计算机经常在具有辐射的环境中执行任务,所以其SRAM（Static Random Access Memory,静态随机存储器）很容易遭到高能粒子的撞击而产生单粒子效应,进而使得存储数据发生错误。通常情况下,解决这种错误的一种有效方式为信息冗余即IC（Information Code,信息编码）。目前现有的基于IC保护后的星载SRAM的可靠性的分析存在一定的缺陷,同时在抗电离子翻转的硬件电路设计中,传统的做法是使用检错纠错芯片,无法对星载SRAM中已存在的错误的刷新,导致错误不断的累积,降低星载计算机的可靠性。因此本文以单粒子效应对星载SRAM造成的错误分布、错误的覆盖以及信息编码的特点为理论基础,研究IC保护后的星载SRAM的可靠性模型并设计相应的硬件电路,针对目前存在的缺陷和不足提出相应的改善和解决方案。IC保护后的星载SRAM的可靠性高低最终由MTTF（Mean Time To Failure,平均失效时间）进行评价。针对原始算法对IC保护星载SRAM后存在的不精确问题,本文根据实际星载SRAM内部存储结构的原理以及错误的分布情况,综合归纳出两种情况即错误分布特性和错误重合特性。完善并设计了一个由IC保护的星载SRAM的可靠性分析模型。得出一个更加准确的衡量可靠性的算法,有利于为IC保护的星载SRAM硬件电路的设计提供理论指导。针对星载计算机的SRAM可能会受到高能粒子的射击问题,设计一套抗辐射电路。采用信息编码的方式对SRAM中的数据进行保护,并研究扩展汉明码以及RM码的纠错原理。通过数学模型对可靠性的分析评估来确立硬件电路设计中的参数。用Verilog语言在FPGA上实现纠错电路并采用刷新模式来避免错误在星载SRAM中的累积,从而提高系统的可靠性。
朱明俊,周宇杰[10]（2016）在《基于立方体纳卫星的软件错误检测与纠正设计》文中认为针对目前立方体纳卫星系统设计可靠性低,卫星上数据较容易受到太空单粒子效应影响发生错误导致卫星软件出现故障,该文提出在立方体纳卫星存储器中应用错误检测与纠正（Error detection and correction,EDAC）容错技术方法。该方法基于u COS实时操作系统,通过软件实现EDAC对存储器数据检错纠错,建立周期性检测任务,提高存储器数据的可靠性。通过仿真分析了错误检测与纠正方法对存储器数据的可靠性影响,通过故障注入实验证明,该方法能够完成数据的可靠性存储,满足预期的设计指标。该方法可以在立方体纳卫星系统的存储器可靠性设计中应用。
二、星载计算机存储器的滞后检错纠错方法（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、星载计算机存储器的滞后检错纠错方法（论文提纲范文）
（1）基于SRAM型FPGA的抗辐照加固技术研究（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.2.1 国外研究现状 |
| 1.2.2 国内研究现状 |
| 1.3 本文的主要工作 |
| 2 RRS系统总体方案 |
| 2.1 单粒子效应对SRAM型 FPGA的影响 |
| 2.1.1 SRAM型 FPGA简介 |
| 2.1.2 单粒子效应简介 |
| 2.1.3 单粒子效应对SRAM型 FPGA的影响 |
| 2.2 设计目标及要求 |
| 2.2.1 实现对配置存储器的检错和纠错 |
| 2.2.2 实现对刷新电路的三模冗余加固 |
| 2.2.3 实现对配置存储器的故障注入 |
| 2.3 RRS系统总体方案 |
| 2.3.1 配置存储器刷新系统方案 |
| 2.3.2 刷新电路三模冗余加固方案 |
| 2.3.3 RRS系统总体方案 |
| 2.4 本章小结 |
| 3 RRS系统设计 |
| 3.1 配置存储器刷新系统设计 |
| 3.1.1 顶层控制模块设计 |
| 3.1.2 ICAP接口控制模块设计 |
| 3.1.3 地址生成模块设计 |
| 3.1.4 检错纠错模块设计 |
| 3.2 刷新电路的三模冗余加固设计 |
| 3.2.1 三模冗余结构的改进 |
| 3.2.2 刷新电路的三模冗余加固 |
| 3.2.3 三模冗余结构的分布式布局 |
| 3.3 本章小结 |
| 4 RRS系统的验证与评估 |
| 4.1 系统功能仿真 |
| 4.1.1 ICAP接口控制模块功能仿真 |
| 4.1.2 地址生成模块功能仿真 |
| 4.1.3 顶层控制模块功能仿真 |
| 4.1.4 三模冗余结构的功能仿真 |
| 4.2 系统功能验证 |
| 4.2.1 故障注入功能验证 |
| 4.2.2 检错纠错功能验证 |
| 4.3 系统性能评估 |
| 4.3.1 故障注入测试环境 |
| 4.3.2 测试结果与分析 |
| 4.4 本章小结 |
| 结论 |
| 参考文献 |
| 攻读硕士学位期间发表学术论文情况 |
| 致谢 |
（2）基于操作系统的微小卫星综合电子系统容错技术研究（论文提纲范文）
| 致谢 |
| 摘要 |
| ABSTRACT |
| 1 绪论 |
| 1.1 微小卫星综合电子系统研究现状 |
| 1.2 综合电子系统容错技术研究现状 |
| 1.2.1 太空辐射环境及危害 |
| 1.2.2 卫星容错技术 |
| 1.2.3 综合电子系统数据存储容错技术 |
| 1.2.4 综合电子系统系统容错技术 |
| 1.3 研究内容及章节安排 |
| 2 综合电子系统总体方案 |
| 2.1 功能及性能指标 |
| 2.1.1 综合电子系统主要功能 |
| 2.1.2 综合电子系统主要性能指标 |
| 2.2 综合电子系统架构 |
| 2.2.1 硬件总体设计方案 |
| 2.2.2 总线设计 |
| 2.2.3 接口转换与扩展 |
| 2.3 本章小结 |
| 3.操作系统星载可靠性加载设计 |
| 3.1 可靠性模型分析 |
| 3.2 存储数据三模冗余纠错机制 |
| 3.3 基于RT-linux操作系统的启动方式 |
| 3.4 基于eMMC存储器的可靠性加载设计 |
| 3.4.1 eMMC存储器介绍 |
| 3.4.2 基于eMMC的三模冗余设计 |
| 3.4.3 基于INOUT接口的双向数据流向判决逻辑 |
| 3.5 基于QSPI接口的可靠性加载设计 |
| 3.5.1 QSPI接口介绍 |
| 3.5.2 虚拟SPI Flash设计 |
| 3.5.3 基于QSPI接口的三模冗余设计 |
| 3.6 基于SD接口的可靠性加载设计 |
| 3.6.1 SD接口介绍 |
| 3.6.2 虚拟SD卡设计 |
| 3.6.3 基于SD接口的三模冗余设计 |
| 3.7 本章小结 |
| 4.双系统冗余备份管理方案研究 |
| 4.1 综合电子系统主从状态管理 |
| 4.2 故障信息检测 |
| 4.3 系统冗余备份管理权切换设计 |
| 4.3.1 父级仲裁切换 |
| 4.3.2 同级自主切换 |
| 4.3.3 主从切换设计分析 |
| 4.4 主从系统信息同步 |
| 4.5 本章小结 |
| 5.综合电子系统容错技术测试与分析 |
| 5.1 综合电子系统容错技术原理样机 |
| 5.2 操作系统星载可靠性加载设计测试与分析 |
| 5.2.1 原理样机测试方案及内容 |
| 5.2.2 基于eMMC存储器的可靠性加载设计测试与分析 |
| 5.2.3 基于QSPI接口的可靠性加载设计测试与分析 |
| 5.2.4 基于SD接口的可靠性加载设计 |
| 5.2.5 可靠性加载设计小结 |
| 5.3 双系统冗余主从架构测试 |
| 5.3.2 父级仲裁切换测试 |
| 5.3.3 同级自主切换测试 |
| 5.4 本章小结 |
| 6 总结与展望 |
| 6.1 本文总结 |
| 6.2 工作展望 |
| 参考文献 |
| 作者简介 |
（3）新型非易失性存储器检错纠错电路设计（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 课题的研究意义与背景 |
| 1.2 国内外研究现状与发展态势 |
| 1.2.1 新型存储器的开发情况概括 |
| 1.2.2 检错纠错电路的研究现状 |
| 1.3 论文的研究内容与结构安排 |
| 第二章 新型存储器与纠错电路概述 |
| 2.1 几种新型非易失性存储器的介绍 |
| 2.1.1 MRAM磁性存储器 |
| 2.1.2 FRAM铁电存储器 |
| 2.1.3 PRAM相变存储器 |
| 2.2 存储器对检错纠错电路的需求分析 |
| 2.3 检错纠错电路的原理及功能 |
| 2.3.1 纠错码原理介绍 |
| 2.3.2 线性分组码介绍 |
| 2.4 本章小结 |
| 第三章 几种用于存储器的检错纠错电路研究与设计 |
| 3.1 汉明码的研究与设计 |
| 3.1.1 纠检错原理与编解码算法 |
| 3.1.2 编解码模块设计 |
| 3.1.3 汉明码纠一检二的参数化模块设计 |
| 3.2 BCH码的研究与设计 |
| 3.2.1 纠检错原理与编解码算法 |
| 3.2.2 编解码模块设计 |
| 3.3 LDPC码的研究与学习 |
| 3.3.1 纠检错原理与编解码算法 |
| 3.4 本章小结 |
| 第四章 不同算法的检错纠错电路的验证与比较 |
| 4.1 对纠错电路的验证平台的搭建 |
| 4.1.1 验证系统方案 |
| 4.1.2 验证平台搭建 |
| 4.2 测试验证流程和结果分析 |
| 4.2.1 数据编码验证 |
| 4.2.2 数据解码验证 |
| 4.3 资源占用情况及性能分析 |
| 4.4 本章小结 |
| 第五章 基于汉明码的MRAM控制器的设计与实现 |
| 5.1 MRAM控制器设计 |
| 5.1.1 控制器架构设计 |
| 5.1.2 命令处理模块 |
| 5.1.3 数据处理模块 |
| 5.2 MRAM控制器中检错纠错电路的实现 |
| 5.2.1 汉明码检错纠错电路的设计 |
| 5.2.2 汉明码检错纠错电路的验证 |
| 5.2.3 检错纠错电路的逻辑综合与结果分析 |
| 5.2.4 利用检错纠错电路清理MRAM中的错误信息 |
| 5.3 本章小结 |
| 第六章 总结与展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
（4）PowerPC处理器的加固设计与验证（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.1.1 空间辐射环境与辐射效应 |
| 1.1.2 单粒子翻转效应的影响 |
| 1.1.3 抗辐射SRAM的加固设计方法 |
| 1.2 国内外研究现状 |
| 1.3 研究内容与课题意义 |
| 1.4 论文的组织结构 |
| 第二章 PPC460加固设计需求及方案设计 |
| 2.1 X_DSP处理器结构 |
| 2.2 PPC460存储加固需求分析 |
| 2.2.1 PPC460 ICA原有存储结构分析 |
| 2.2.2 PPC460 DCA原有存储结构分析 |
| 2.2.3 加固需求 |
| 2.3 PPC460加固方案 |
| 2.3.1 PPC460 ICA加固方案 |
| 2.3.2 PPC460 DCA加固方案 |
| 2.4 本章总结 |
| 第三章 加固算法的实现 |
| 3.1 纠错码理论基础 |
| 3.1.1 线性分组码的基本概念 |
| 3.1.2 生成矩阵和校验矩阵 |
| 3.1.3 伴随式S |
| 3.1.4 常见的线性分组码 |
| 3.2 Hsiao码的纠一检二算法设计 |
| 3.3 BCH纠二检三算法设计 |
| 3.3.1 BCH码的基本原理 |
| 3.3.2 纠二检三编码设计 |
| 3.3.3 纠二检三译码设计 |
| 3.4 BCH纠二检三的参数化模板设计 |
| 3.4.1 校验矩阵H的快速获取 |
| 3.4.2 编码模块参数化 |
| 3.4.3 译码模块参数化 |
| 3.5 本章总结 |
| 第四章 Power PC处理器EDAC加固设计实现 |
| 4.1 EDAC控制寄存器设计 |
| 4.1.1 刷新控制寄存器 |
| 4.1.2 错误统计及错误异常寄存器 |
| 4.1.3 错误注入与软复位寄存器 |
| 4.2 刷新机制设计 |
| 4.3 PPC460纠检错机制设计 |
| 4.3.1 PPC460 ICA编译码模块设计 |
| 4.3.2 PPC460 DCA编译码模块设计 |
| 4.4 编译码模块的嵌入 |
| 4.5 读写优先级与数据相关性设计 |
| 4.6 后台缓冲设计 |
| 4.7 本章总结 |
| 第五章 验证与性能分析 |
| 5.1 模块级验证 |
| 5.1.1 Hsiao码纠一检二设计验证 |
| 5.1.2 BCH码纠二检三设计验证 |
| 5.1.3 加固功能点验证 |
| 5.1.4 Power PC460单核级验证 |
| 5.2 系统级验证 |
| 5.3 FPGA验证 |
| 5.4 开销评估 |
| 5.4.1 原始方案的开销评估 |
| 5.4.2 加固方案的开销评估 |
| 5.5 工程应用 |
| 5.6 本章总结 |
| 第六章 总结与展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（5）基于数据相关性的存储器容错方法研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.1.1 软错误 |
| 1.1.2 数据相关性 |
| 1.2 国内外相关研究及应用现状 |
| 1.2.1 硬件容错加固技术 |
| 1.2.2 软件容错加固技术 |
| 1.3 论文主要内容和章节结构 |
| 1.3.1 论文主要内容 |
| 1.3.2 论文组织结构 |
| 第二章 基于数据相关性的存储器容错方法 |
| 2.1 数据相关性容错方法理论分析 |
| 2.1.1 数据相关性表示 |
| 2.1.2 错误类型划分 |
| 2.2 错误定位方法 |
| 2.3 错误纠正方法 |
| 2.4 复杂度分析 |
| 2.4.1 时间复杂度分析 |
| 2.4.2 空间复杂度分析 |
| 2.5 本章小结 |
| 第三章 数据相关性容错系统硬件平台 |
| 3.1 DE2-115 简介 |
| 3.2 DW8051 简介 |
| 3.2.1 特殊功能寄存器 |
| 3.2.2 外部存储器读写时序 |
| 3.2.3 本文配置的DW8051 参数 |
| 3.3 握手信号模块 |
| 3.3.1 准备标志信号生成模块 |
| 3.3.2 错误标志信号生成模块 |
| 3.4 串口上传模块 |
| 3.5 SRAM接口模块 |
| 3.6 本章小结 |
| 第四章 数据相关性容错方法性能验证与分析 |
| 4.1 容错系统随机注错实验 |
| 4.1.1 实验建立 |
| 4.1.2 实验方法 |
| 4.1.3 实验结果与分析 |
| 4.2容错系统重离子注错实验 |
| 4.2.1 重离子注错平台介绍 |
| 4.2.2 实验建立 |
| 4.2.3 实验方法 |
| 4.2.4 实验结果与分析 |
| 4.3 性能对比 |
| 4.3.1 纠错能力对比 |
| 4.3.2 复杂度对比 |
| 4.4 本章小结 |
| 第五章 结论与展望 |
| 5.1 结论 |
| 5.2 展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（6）高效片上存储纠错技术研究与实现（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 课题背景及意义 |
| 1.2 相关研究现状 |
| 1.2.1 纠错码的发展研究现状 |
| 1.2.2 片上存储器加固方法 |
| 1.3 本文研究内容 |
| 1.4 本文组织结构 |
| 第二章 片上存储的EDAC算法分析和设计 |
| 2.1 片上存储器EDAC的设计需求 |
| 2.2 线性分组码代数理论和原理 |
| 2.3 校验矩阵的优化与构建 |
| 2.3.1 校验矩阵分析 |
| 2.3.2 改进的SEC-DED算法设计 |
| 2.3.3 SEC-DED-DAEC无误码率算法设计 |
| 2.4 参数化模块的硬件设计 |
| 2.4.1 编解码模块的硬件电路设计 |
| 2.4.2 存储器EDAC套阶层电路设计和性能优化 |
| 2.4.3 存储器EDAC设计的参数化实现 |
| 2.5 本章小结 |
| 第三章 功能验证和性能分析 |
| 3.1 模块级验证平台的搭建 |
| 3.1.1 SEC-DED编解码模块验证平台 |
| 3.1.2 SEC-DED-DAEC编解码模块验证平台 |
| 3.1.3 存储加固套阶层模块验证平台 |
| 3.2 验证结果分析 |
| 3.2.1 功能仿真验证的正确性 |
| 3.2.2 功能覆盖率分析 |
| 3.3 逻辑综合性能分析 |
| 3.4 本章小结 |
| 第四章 EDAC自动生成平台和工程应用 |
| 4.1 基于Linux平台的Python环境搭建 |
| 4.2 EDAC生成平台 |
| 4.2.1 人机交互参数输入可视化实现 |
| 4.2.2 多种数据参数的文件快速读写 |
| 4.3 工程项目中的应用 |
| 4.4 本章小结 |
| 第五章 总结与展望 |
| 5.1 论文总结 |
| 5.2 工作展望 |
| 致谢 |
| 参考文献 |
| 作者在学期间取得的学术成果 |
（7）星载机检错纠错模拟系统设计与实现（论文提纲范文）
| 0 引言 |
| 1 系统设计方案 |
| 1.1 系统需求 |
| 1.2 系统方案 |
| 2 EDAC工作原理 |
| 2.1 汉明码 |
| 2.2 编码规则 |
| 2.3 解码规则 |
| 2.4 处理流程 |
| 2.5 EDAC过程模拟 |
| 3 硬件电路设计 |
| 4 软件架构设计 |
| 5 演示验证 |
| 6结语 |
（8）基于TMR-CUDA容错架构的星载GPU抗SEU技术研究（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 课题背景与意义 |
| 1.1.1 课题背景 |
| 1.1.2 星载GPU的可行性分析 |
| 1.1.3 课题研究意义 |
| 1.2 国内外研究现状 |
| 1.2.1 SEU效应发展 |
| 1.2.2 GPU容错技术研究现状 |
| 1.3 课题主要工作 |
| 1.4 论文的结构安排 |
| 第二章 SEU效应和容错技术基本理论 |
| 2.1 SEU介绍 |
| 2.1.1 SEU产生机制 |
| 2.1.2 SEU效应对星载处理器的影响 |
| 2.2 容错技术介绍 |
| 2.2.1 容软错误的基本原理 |
| 2.2.2 硬件容错技术 |
| 2.2.3 软件容错技术 |
| 2.2.3.1 进程级容错 |
| 2.2.3.2 线程级容错 |
| 2.2.3.3 指令级容错 |
| 2.2.3.4 源代码级容错 |
| 2.3 本章小结 |
| 第三章 GPGPU体系结构与CUDA编程模型 |
| 3.1 统一架构的GPU体系结构 |
| 3.2 CUDA编程模型与GPU结构映射 |
| 3.2.1 软件体系 |
| 3.2.2 CUDA编程模型 |
| 3.2.3 CUDA存储模型 |
| 3.2.4 GPU结构映射模型 |
| 3.3 GPGPU-SIM模拟器与线程执行模式 |
| 3.4 本章小结 |
| 第四章 星载GPU抗SEU技术研究 |
| 4.1 基于TMR-CUDA的GPGPU容错技术分析 |
| 4.1.1 基于时间冗余的KERNEL级容错方案 |
| 4.1.2 基于多GPU的KERNEL级容错方案 |
| 4.1.3 基于VLIW调度器的指令级并行容错方案 |
| 4.1.4 基于计算资源的BLOCK级容错方案 |
| 4.1.5 基于线程束WARP级容错方案 |
| 4.2 比较与投票算法设计 |
| 4.3 本章小结 |
| 第五章 星载GPU容错性能和可靠性分析 |
| 5.1 实验平台设计 |
| 5.1.1 实验环境与平台参数设置 |
| 5.1.2 基准程序测试 |
| 5.2 实验性能分析 |
| 5.3 可靠性评估方法研究与结果分析 |
| 5.3.1 软件容错方案的可靠性评估模型 |
| 5.3.2 故障注入与结果分析 |
| 5.4 本章小结 |
| 第六章 总结与展望 |
| 6.1 全文总结 |
| 6.2 后续工作展望 |
| 致谢 |
| 参考文献 |
（9）星载计算机SRAM加固可靠性的研究与设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题的研究背景 |
| 1.2 课题研究的目的及意义 |
| 1.3 国内外研究现状 |
| 1.3.1 硬件容错的设计 |
| 1.3.2 SRAM可靠性分析 |
| 1.3.3 基于加固存储器的可靠性分析 |
| 1.3.4 现状综述 |
| 1.4 本课题研究的主要内容 |
| 第2章 星载SRAM内部结构及信息编码 |
| 2.1 SRAM失效的原理 |
| 2.2 SRAM阵列分布 |
| 2.3 信息编码 |
| 2.3.1 编码的基本理论 |
| 2.3.2 汉明码及纠错原理 |
| 2.3.3 RM码 |
| 2.3.4 信息编码保护的SRAM |
| 2.4 本章小结 |
| 第3章 星载SRAM的可靠性评估研究 |
| 3.1 空间环境中的星载SRAM |
| 3.2 非刷新模式下的分析 |
| 3.3 数学建模研究 |
| 3.3.1 SRAM中数据分布 |
| 3.3.2 错误分布的建模 |
| 3.3.3 错误的覆盖情况 |
| 3.3.4 错误覆盖建模 |
| 3.3.5 综合建模 |
| 3.4 条件约束 |
| 3.5 刷新模式下的分析 |
| 3.5.1 约束条件的建立 |
| 3.5.2 MTTF的计算 |
| 3.6 MATLAB仿真 |
| 3.7 本章小结 |
| 第4章 硬件电路的设计与实现 |
| 4.1 设计思路以及总体方案设计 |
| 4.1.1 设计思路 |
| 4.1.2 总体方案设计 |
| 4.2 EDAC中各模块的设计 |
| 4.2.1 外设数据 |
| 4.2.2 编码器及译码器 |
| 4.2.3 故障注入模块 |
| 4.2.4 三模冗余的设计 |
| 4.2.5 SRAM的设计 |
| 4.2.6 综合电路设计 |
| 4.3 电路FPGA仿真 |
| 4.3.1 外设数据的生成 |
| 4.3.2 编码器的实现 |
| 4.3.3 故障注入的实现 |
| 4.3.4 解码器的实现 |
| 4.3.5 三模冗余电路的实现 |
| 4.3.6 综合电路的实现 |
| 4.4 本章小结 |
| 结论 |
| 参考文献 |
| 致谢 |
（10）基于立方体纳卫星的软件错误检测与纠正设计（论文提纲范文）
| 1 软件EDAC的可行性分析 |
| 2 软件EDAC的实现 |
| 2.1 EDAC工作原理 |
| 2.2 u COS实时操作系统 |
| 2.3 实现方法 |
| 3 可靠性分析 |
| 4 软件EDAC故障注入测试 |
| 5 结束语 |
四、星载计算机存储器的滞后检错纠错方法（论文参考文献）
- [1]基于SRAM型FPGA的抗辐照加固技术研究[D]. 韩涛. 大连理工大学, 2021(01)
- [2]基于操作系统的微小卫星综合电子系统容错技术研究[D]. 陈涤昕. 浙江大学, 2021(01)
- [3]新型非易失性存储器检错纠错电路设计[D]. 旷嵩. 电子科技大学, 2021(01)
- [4]PowerPC处理器的加固设计与验证[D]. 马尤. 西安电子科技大学, 2019(02)
- [5]基于数据相关性的存储器容错方法研究[D]. 方嘉言. 西安电子科技大学, 2019(02)
- [6]高效片上存储纠错技术研究与实现[D]. 安天乐. 国防科技大学, 2018(01)
- [7]星载机检错纠错模拟系统设计与实现[J]. 张志洲,李东阳. 实验室研究与探索, 2018(07)
- [8]基于TMR-CUDA容错架构的星载GPU抗SEU技术研究[D]. 丁鹏. 电子科技大学, 2018(09)
- [9]星载计算机SRAM加固可靠性的研究与设计[D]. 赵春雨. 哈尔滨工业大学, 2017(01)
- [10]基于立方体纳卫星的软件错误检测与纠正设计[J]. 朱明俊,周宇杰. 南京理工大学学报, 2016(01)